Курсовая работа: Проектирование устройств на языке VHDL САПР MAXPLUS II

Рис. 3.3. Шестиразрядный счетчик

1.3 Моделирование

Рис. 3.4. Регистрация графического файла

При моделировании схем используется графический редактор Waveform Editor. Сначала должен быть создан и зарегистрирован графический файл, процесс регистрации фала с именем count_e.scf показан на рис. 3.4.

После регистрации необходимо указать, на каких контактах желательно просмотреть сигналы. Процесс выбора тестируемых сигналов показан на рис. 3.5. Когда откроется окно Enter Node from SNF, то необходимо нажатием кнопки List открыть список всех входов-выходов (контактов).

Рис. 3.5. Выбор тестируемых контактов.

Средства редактора Waveform Editor позволяют формировать произвольные последовательности воздействий, масштабировать их во времени; сигналы на шинах представлять в виде векторов двоичных сигналов или в виде чисел (двоичных, восьмеричных, шестнадцатиричных, десятичных); копировать и вставлять фрагменты, менять местами поля, занимаемые сигналами и т.п. На рис. 3.6 показан результат формирования входных сигналов clk и enable.

Следующим этапом является установка параметров моделирования, в том числе времени окончания (End Time), для чего необходимо выполнить действия, показанные на рис. 3.7.

Рис. 3.7. Установка параметров и запуск процесса моделирования.

Запуск процесса моделирования производится нажатием кнопки Start.

Нажатием кнопки Open SCF процесс моделирования завершается и на экране возникает форма редактора, на которой отображены не только воздействия, но и результаты работы устройства (см. рис. 3.8).

Рис. 3.8. Результаты моделирования

1.4 Размещение проекта в ПЛИС

После ввода проекта проводится компиляция, во время которой на экран выдается окно (см. рис. 3.9), в котором отражаются все этапы компиляции и размещения проекта в микросхему. Во время компиляции происходит размещение проекта в ПЛИС, при этом формируется отчет, в котором отражены результаты размещения, временные характеристики и другие данные.

Рис. 3.9. Компиляция проекта

Результаты использования ресурсов микросхемы отражены в следующих строках:

Chip/ Input Output Bidir LCs

POF Device Pins Pins Pins LCs % Utilized

EPF8282ALC84-2 2 6 0 8 3%

User Pins: 2 6 0

Из приведенного фрагмента видно, что используется ПЛИС EPF8282ALC84‑2, в схеме задействованы два входных контакта (Input Pins), 6 выходных контактов (Output Pins) и восемь логических ячеек (LCs). В отчете также приводится распределение занятых ячеек по столбцам и строкам. В нижеприведенном фрагменте показано, что все занятые ячейки расположены в первом столбце в строке В.

Logic Cell Counts

Column: 01 02 03 04 . . . 11 12 13 Total

A: 0 0 0 0 . . . 0 0 0 0

B: 8 0 0 0 . . . 0 0 0 8

Total: 8 0 0 0 . . . 0 0 0 8

Информация о распределении сигналов по контактам выглядит следующим образом:

Pin Primitive Code INP FBK OUT FBK Name