Реферат: Выбор логической структуры процессора

содержимым регистра R2 и результат помещается в R1.

При выполнение SR от содержимого регистра R1 вычитается содер-

жимое регистра R2 и результат заносится в R1.

РК ВО ОП ЗР

└────┴────┴────┴────┘ Т = 4*Тм ; Т =

5) Сложение/вычитание, фиксированная запятая (регистр-память):

┌────────┬────┬────┬────┬────────────┐

│ КОП │ R1 │ Х2 │ В2 │ D2 │ A R1,D2(X2,B2)

└────────┴────┴────┴────┴────────────┘ (R1)+{D2+(X2)+(B2)}=(R1)

0 31

По команде A содержимое первого операнда, считываемого из R1,

складывается с содержимым второго операнда, находящегося в памяти по

адресу D2+(B2)+(X2). Результат помещается в R1.

РК АО ВО ОП ЗР Т = 5*Тм + Тп

└────┴────┴----┴────┴────┘ Т =

6) Сложение/вычитание, плавающая запятая (регистр-регистр):

┌────────┬────┬────┐

│ КОП │FPR1│FPR2│ AER R1,R2 (FPR1)+(FPR2) = (FPR1)

└────────┴────┴────┘

0 15

При выполнении команды AER содержимое регистра плавающей запятой

FPR1 складывается с содержимым регистра FPR2 в следующей последовате-

льности: сравниваются (СП) и выравниваются порядки (ВП),отрицательный

операнд преобразуется в дополнительный код (ДК), результат операции

(ОП) нормализуется (НР) и записывается в FPR1. При выполнении SER из

содержимого регистра FPR1 в той же последовательности вычитается

содержимое регистра FPR2, результат нормализуется и заносится в FPR1.

РК ВО СП ВП ДК ОП НР ЗР Т = 8*Тм

└────┴────┴────┴────┴────┴────┴────┴────┘ Т =