Реферат: Выбор логической структуры процессора

(НР) и помещается в FPR1. Операция суммирования порядков совмещается

с операцией перемножения мантис. Используется алгоритм умножения

одновременно на 2 разряда множимого. Принимается соотношение коротких

и длинных операндов: 80% и 20%.

РК ВО ОП НР ЗР Т = 16*Тм*0.8 + 30*Тм*0.2

└────┴────┴-----------┴────┴────┘ Т =

10) Деление, фиксированная запятая (регистр-регистр):

┌────────┬────┬────┐

│ КОП │ R1 │ R2 │ DR R1,R2 (R1)/(R2) = (R1,R1+1)

└────────┴────┴────┘

0 15

По команде DR двойное слово в регистре R1 и R1+1 делиться на

содержимое регистра R2. По окончании выполнения деления частное

помещается в R1+1, а остаток - в R1. Применяется алгоритм без

восстановления остатка. Принимается соотношение коротких и длинных

операндов: 80% и 20%.

РК ВО ОП ЗР Т = 19*Тм*0.8 + 35*Тм*0.2

└────┴────┴-----------┴────┘ Т =

11) Деление: плавающая запятая, регистр-регистр

┌────────┬────┬────┐

│ КОП │FPR1│FPR2│ DER R1,R2 (FPR1)/(FPR2) = (FPR1)

└────────┴────┴────┘

0 15

Делимое считывается из FPR1, делитель из FPR2. По окончании

выполнения операции частное нормализуется и помещается в FPR1.

Принимается соотношение коротких и длинных операндов: 80% и 20%.

Преобразование порядка совмещается с операцией деления.

РК ВО ОП НР ЗР Т = 28*Тм*0.8 + 56*Тм*0.2

└────┴────┴-----------┴────┴────┘