Реферат: Выбор логической структуры процессора

┌────────┬────┬────┬────┬────────────┐

│ КОП │ R1 │ Х2 │ В2 │ D2 │ AE R1,D2(X2,B2)

└────────┴────┴────┴────┴────────────┘(R1)+{D2+(X2)+(B2)}=(R1)

0 31

По команде AE содержимое первого операнда, считываемого из

регистра с плавающей запятой PPR1, суммируется, в указанном выше

порядке, с содержимым второго операнда, находящегося в памяти по

адресу D2+(B2)+(X2). Результат заносится в FPR1.

РК АО ВО СП ВП ДК ОП НР ЗР Т = 9*Тм + Тп

└────┴────┴----┴────┴────┴────┴────┴────┴────┘

[* конец страницы *] Т =

8) Умножение, фиксированная запятая (регистр-регистр):

┌────────┬────┬────┐

│ КОП │ R1 │ R2 │ МR R1,R2 (R1+1)*(R2) = (R1)

└────────┴────┴────┘

0 15

Сомножители (слово) находятся в регистрах R2 и R1+1. По команде

MR сомножители перемножаются и результат (двойное слово) заносится в

R1 и следующий за ним регистр, обозначаемый как R1+1. Используется

алгоритм умножения одновременно на 2 разряда множимого. Принимается

соотношение коротких и длинных операндов: 80% и 20%.

РК ВО ОП ЗР Т = 10*Тм*0.8+19*Тм*0.2

└────┴────┴-----------┴────┘ Т =

9) Умножение, плавающая запятая (регистр-регистр):

┌────────┬────┬────┐

│ КОП │FPR1│FPR2│ MER R1,R2 (FPR1)*(FPR2) = (FPR1)

└────────┴────┴────┘

0 15

Содержимое регистра FPR1 (двойное слово) умножается на