Реферат: Разработка блока динамического ОЗУ с мультиплексором кода адреса
ХТКЭМ
Курсовой проект.
Тема:
Разработка блока динамического ОЗУ с мультиплексором кода адреса.
Выполнил Ерохин В.А.
Проверил Калинкина М.В.
2000г.
ХИМКИНСКИЙ ТЕХНИКУМ КОСМИЧЕСКОГО ЭНЕРГОМАШИНОСТРОЕНИЯ
ЗАДАНИЕ
ДЛЯ КУРСОВОГО ПРОЕКТИРОВАНИЯ ПО КУРСУ________________________________
_
___3________КУРСА____Э-32 97__ГРУППЫ УЧАЩЕГОСЯ__Ерохина_________
Владимира Александровича
(фамилия, имя и отчество)
тема ЗАДАНИЯ И ИСХОДНЫЕ ДАННЫЕ_Разработка блок динамического ОЗУ с мультиплексором кода адреса емкостью 16К байт для 8-разрядных микропроцессорных устройств
При выполнении курсового проекта на указанную тему должны быть представлены:
1 .Пояснительная записка
______________________________________________________________________________________________________________________
2.Графическая часть проекта
ЛИСТ 1.________________________________________________________________________
2._________________________________________________________________
Дата выдачи ____________________________
Срок окончания ____________
Преподаватель-руководитель курсового проектирования .
Введение.
ОЗУ выполняют запись, хранение и считывание произвольной двоичной информации. Оно является основным устройством памяти цифровых систем, в котором хранятся программы, определяющие процесс текущей обработки информации и массив обрабатываемых данных. Современные цифровые системы ОЗУ строятся из специальных микросхем памяти, которые объединяются в соответствующий функциональный блок.
Целью курсового проекта является разработка блока динамического ОЗУ емкостью 16Кбайт для 8-разрядных микропроцессорных устройств и закрепление полученных в процессе изучения дисциплины ЭВМ системы, комплексы и сети знаний по динамической памяти.
1.Организация работы блока динамического ОЗУ с мультиплексором кода адреса.
Для реалезации усройства необходимы: накопитель информации, состоящий из микросхем памяти (модуль памяти), и схемы управления.
Структурная схема такого блока показана в приложении 4.
Модуль памяти, обозначаемый как DD1-DD8 на функциональной схеме (приложение 5), построен на микросхемах К565РУ3Г путем соединения их одноименных выводов, кроме информационных. Сигналы RAS и CAS формирует контроллер ОЗУ CLC. , сигнал MWTC с шины управления подан на вход W/R. Для снижения степени рассогласования с ТТЛ управляющими элементами целесообразно подключение всех адресных и управляющих линий ко входам микросхем памяти осуществлять через резисторы с сопративлением 20-30 Ом.
Буфер выходных данных DD13 реализован на парралельном 8-разрядном регистре КР580ИР82. Сигнал управления регистром вырабатывает контроллер ОЗУ. Сигнал ОЕ управляет выходами: при 0 они открыты для считывания, при 1-переходят в третье состояние, сигнал СЕ управляет входами: при 1 они открыты для записи, при 0 блокированы.
--> ЧИТАТЬ ПОЛНОСТЬЮ <--