Курсовая работа: Разработка микропроцессорной системы управления на основе микропроцессорного комплекта 1883 роботом
В состав комплекта входят БИС арифметического устройства, управляющей памяти, арифметического расширителя и магистрального адаптера.
Арифметическое устройство (АУ) U830-K1883ИA0 представляет собой 8-разрядную процессорную секцию, выполняющую сложение, вычитание, логические операции И, ИЛИ, ИЛИ—ИЛИ, перенос, сдвиг, дополнение и т.д. Назначение выводов корпуса БИС АУ приведено в табл. 2.
В состав БИС АУ U830-K1883ИAO входят: арифметико-логическое устройство (АЛУ), регистр и дешифратор микрокоманд (РМК и ДШ), блок местного управления (БМУ), блок регистров (БРГ), блок расширения (БРШ), блок формирования флагов (БФФ), три блока усилителей каналов 1, 2, 3, блок управления каналами и регистр состояний (рис. 4).
Арифметико-логическое устройство выполняет обработку 8-разрядных данных, поступающих по шинам X и У на два входных регистра. Блок регистров содержит 18 свободно адресуемых 8-разрядных регистров R00-R15, А1, А2, предназначенных для приема операндов и результатов обработки. Регистр А2, кроме того, служит для хранения флагов N, Z, V, С. Регистр микрокоманд и дешифратор служат для приема поступающей на схему микрокоманды, ее дешифровки и выработки последовательности управляющих импульсов.
Каналы 1 и 2 предназначены для приема и передачи данных. Блок управления каналами управляет приемом и передачей данных по ним. Канал 3 служит для выдачи содержимого флагового регистра А2 или блока формирования флага.
Блок расширения предназначен для объединения до четырех схем АУ с целью расширения разрядности обрабатываемых данных. 4-разрядный регистр состояний может быть загружен микрокомандами обработки операндов или микрокомандами управления каналами. Вся схема синхронизируется блоком местного управления.
Работа схемы происходит по асинхронному принципу. На входы кода микрокоманды (МК.) поступает 14-разрядный код микрокоманды, считанный из схемы управляющей памяти. После ее дешифрации формируется совокупность сигналов, которые поступают на те блоки схемы, которые обеспечивают выполнение данной микрокоманды. АЛУ производит обработку данных, поступающих по одинаковым по значимости каналам 1 и 2 или хранящихся в регистрах R00—R15, А1, А2 и в регистре состояний. Результат операции поступает на один из регистров или на один из каналов.
Рис. 4. Структурная схема БИС арифметического устройства U830-K1883ИA0
Таблица 2
Сигналы сопровождения данных (СПД), приема данных по каналу (ПМК), разрешения выдачи (РВД), синхронизации канала входа (С) и выбора микросхемы (ВМ) служат для синхронизации работы схемы и для разрешения ввода и вывода данных. Кроме того сигнал ВЫБОР МИКРОСХЕМЫ служит для выбора прибора. Через вход БЛКН может быть подана команда о прямом обращении к памяти. Входы СД1—СД4 предназначены для объединения схем АУ для обработки многоразрядных слов (16, 24, 32 разряда). Содержание флагового регистра блока формирования флага может быть выдано по каналу 3.
БИС управляющей памяти (УП) U831-К1883РТ1 предназначена для организации вычислительного процесса путем преобразования машинных команд в последовательности микрокоманд, необходимых для управления БИС АУ U830-К1883ИА0 и БИС АР U832-K1883BP2. Кроме того, БИС УП может быть использована в качестве кодирующего и декодирующего преобразователя. Назначение выводов корпуса БИС УП приведено в табл. 3.
В состав УП (рис. 5) входят: программируемая логическая матрица, блок синхронизации и регистры различного назначения.
Программируемая логическая матрица (ПЛМ) состоит из матрицы 1, содержащей 140 логических схем НЕ—ИЛИ и имеющей 56 входов, и матрицы 2, содержащей 34 логические схемы НЕ—ИЛИ и имеющей 140 входов и 34 выхода. В данной ПЛМ машинная команда может быть приведена к последовательности микрокоманд, число которых может достигать 256. На выходе ПЛМ размещен регистр чтения (РГЧТ), с которого информация через блок программируемых инверторов (БПИ) подается либо на регистр следующего адреса, либо на управляющий регистр (РГУ), либо на выходной регистр (РГВЫХ). 8-разрядный регистр следующего адреса предназначен для организации необходимой последовательности микрокоманд на выходе БИС УП. 8-разрядный управляющий регистр используется для внутренней синхронизации работы схемы. Выходной регистр и блок выходных усилителей (УСВЫХ) предназначен для временного хранения информации и выдачи ее на схемы, которые управляются от БИС УП.
Рис. 5. Структурная схема БИС управляющей памяти U831-К1883РТ1
Таблица 3
Режим работы БИС УП (т.е. список микрокоманд, вырабатываемых ПЛМ) задается изготовителем схемы путем программирования связей внутри ПЛМ в соответствии с назначением. Поэтому может быть несколько модификаций БИС УП, отличающихся лишь записанной в них информацией.
Асинхронный режим работы БИС УП позволяет использовать ее для организации медленно протекающих операций, что позволяет исключить необходимые для этого схемы задержки, ожидания и согласования. Возможно применение нескольких БИС УП для управления процессом, причем каждая БИС может управлять частью процесса.
Арифметический расширитель (БИС АР) U832-K1883BP2 предназначен для аппаратного выполнения основных арифметических операций над числами с фиксированной и плавающей запятой. Включение этой схемы в состав МПК U83-K1883 позволяет увеличить быстродействие построенных на нем вычислительных устройств. В одной схеме БИС АР производятся операции над числами с разрядностью 16 бит. Включая две или четыре БИС АР, можно обрабатывать числа с разрядностью 32 или 64 бита.
БИС АР выполняет следующие функции:
сложение, вычитание, умножение, деление, умножение с последующим сложением двух чисел с фиксированной и плавающей запятой;
преобразование чисел с фиксированной запятой в числа с плавающей запятой и обратно;
сравнение, сдвиг, поиск разрядов.
Наличие внутреннего управления, работа схемы по поступлению одной внешней соответствующей микрокоманды, сравнительно короткое время выполнения операций, асинхронный режим работы и т. д. позволяют использовать БИС АР не только в традиционных вычислительных устройствах, но и в дискретных фильтрах, полиномиальных процессорах, различной бытовой аппаратуре.
БИС АР выполнена в 48-выводном корпусе, назначение которых приведено в табл. 4. Структурная схема БИС АР приведена на рис. 6. В состав БИС АР входят: матрица с регистрами РГХ, РГУ и РГИ, АЛУ, блок регистров (БРГ), два канальных регистра (РГК1 и РГК2) и блок местного управления (БМУ).