Шпаргалка: Дискретная техника
Двоичное вычитание.
Вычитание двоичных чисел в ЭВМ может быть заменено операцией сложения первого числа с числом дополнением вычитаемого с учётом старшего разряда результата.
Пример:
10-5=5 1010-101=101
Алгоритм вычитания:
1. Определить дополнение вычитаемого;
2. Сложить полученное дополнение с уменьшаемым;
3. Из полученной суммы вычесть число, состоящее из единицы в старшем разряде и нулей в остальных разрядах.
Двоичное деление.
Двоичное деление может быть заменено многократным сложением со сдвигом вправо.
Поскольку числа в любой системе счисления могут быть представлены в двоичной системе, то операции над ними могут быть произведены в двоичных вычислительных устройствах.
Сумматоры
Сумматоры – функциональные узлы, выполняющие операцию сложения чисел. В устройствах цифровой техники суммирование осуществляется в двоичном или, реже, в двоично-десятичном коде.
Простейшим суммирующим элементом является полусумматор. Он имеет два входа A и B для двух слагаемых и два выхода: S – сумма и P – перенос.
Таблица истинности полусумматора
| Входы | Выходы | ||
| A | B | P | S |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Логическая структура полусумматора такова, что состояние выхода S отображает бит суммы , а выход P – бит переноса.
Полный сумматор.
Процедуру сложения двух n-разрядных двоичных чисел можно представить следующим образом.
1. Сложение цифр A1 и B1 младшего разряда даёт бит суммы S1 и бит переноса P1.
2. В следующем (втором) разряде происходит сложение цифр P1, A2 и B2, которые формируют сумму S2 и перенос P2.
3. Операция длится до тех пор, пока не будет сложена каждая пара цифр во всех разрядах. Результатом сложения будет число S=PnSn…S1, где Pn и Si отображают 1 или 0, полученные в результате поразрядного сложения.
Устройство суммирования двух многоразрядных чисел должно иметь, три входа: два для слагаемых Ai и Bi и один для сигнала переноса Pi-1 из предыдущего разряда.
К155ИМ3 четырёхразрядный сумматор.
Вычитатели (субтракторы) – схемы, выполняющие вычитание одного двоичного числа из другого.
В цифровой схемотехнике операции вычитания обычно заменяются сложением уменьшаемого с вычитаемым, представленным в дополнительном коде.